PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-167756

(43)Date of publication of application: 13.06.2003

(51)Int.CI.

G06F 11/22

G06F 11/28

(21)Application number : 2001-367496

(71)Applicant: FUJITSU TEN LTD

(22)Date of filing:

30.11.2001

(72)Inventor: HIGUCHI TAKASHI


IMADA SHOGO

KASHIWABARA TOSHIHIRO

(54) LOGIC DEVELOPMENT DEVICE FOR MICROCOMPUTER

(57)Abstract:

PROBLEM TO BE SOLVED: To develop in a short period of time a built-in microcomputer capable of ensuring a CPU function necessary for advanced logic and ensuring the number of resources conforming to an advanced system. SOLUTION: A logic development device for a microcomputer. which is a device for developing advanced logic for a built-in microcomputer used in a built-in relation to an electronic control unit, comprises a motherboard 30 in which a first CPU. a first memory, and a first interface for external communication are connected by a first internal bus, a core board 40 in which a second CPU, a second memory, a pseudo microcomputer peripheral device for implementing a pseudo microcomputer peripheral device via software, and a second interface for external communication are connected by a second internal bus, and a PCI bus 39 for connecting the motherboard and the core board. The development device replaces a built-in microcomputer to operate the advanced logic.



LEGAL STATUS

[Date of request for examination]

01.04.2004

[Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

BEST AVAILABLE COPY

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-167756

(P2003-167756A)

(43)公開日 平成15年6月13日(2003.6.13)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)
G06F	11/22	3 4 0	G06F 11/2	2 340A	5 B 0 4 2
		360		360B	5B048
	11/28		11/2	28 L	

審査請求 未請求 請求項の数23 OL (全 23 頁)


特顧2001-367496(P2001-367496)	(71)出願人	000237592
		富士通テン株式会社
平成13年11月30日(2001.11.30)		兵庫県神戸市兵庫区御所通1丁目2番28号
	(72)発明者	横口 崇
		兵庫県神戸市兵庫区御所通1丁目2番28号
		富士通テン株式会社内
	(72)発明者	今田 昭吾
		兵庫県神戸市兵庫区御所通1丁目2番28号
		富士通テン株式会社内
	(74)代理人	100077517
		弁理士 石田 敬 (外4名)
		最終頁に統く
		平成13年11月30日(2001.11.30) (72)発明者 (72)発明者

(54) 【発明の名称】 マイコンのロジック開発装置

(57)【要約】

【課題】 先行ロジックに必要なCPU機能を確保でき、先行システムに合わせたリソース数を確保できる組込み用マイコンを短時間で開発可能とする。

【解決手段】 電子制御ユニットに組み込まれて使用される組込み用マイコン先行ロジックを開発する装置を、第1のCPU、第1のメモリ、外部との通信を行う第1のインタフェースとを第1の内部バスで接続したマザーボード30と、第2のCPU、第2のメモリ、マイコンの周辺装置を擬似的にソフトウエアで実現する疑似マイコン周辺装置、外部との通信を行う第2のインタフェースとを第2の内部バスで接続したコアボード40と、マザーボードとコアボードとを接続するPCIバス39とから構成し、この開発装置を組込み用マイコンに置き換えて先行ロジックを動作させるようにしたマイコンのロジック開発装置である。



【特許請求の範囲】

【請求項1】 電子制御ユニットに組み込まれて使用さ れる組込み用マイコンのロジックを開発する装置であっ て、

前記ロジック処理を行う第1の中央処理装置、前記ロジ ックのプログラムを含むデータを記憶する第1のメモ リ、外部との通信を行う第1のインタフェース、及びこ れらを接続する第1の内部バスとを少なくとも備えた第 1のプロックと、

マイコンの周辺装置を擬似的にソフトウエアで実現する 疑似マイコン周辺装置、外部との通信を行う第2のイン タフェース、及びこれらを接続する第2の内部パスとを 少なくとも備えた第2のブロックと、

前記第1と第2のプロックを接続するインタフェースバ スとを備え、

これら第1と第2のプロック及びインタフェースバスに よって、前記組込み用マイコンに置き換えて前記ロジッ クを動作させるようにしたことを特徴とするマイコンの ロジック開発装置。

【請求項2】 前記第2のブロックに、前記第1の中央 20 処理装置よりも処理能力が低く、且つ前記インタフェー スバスによる通信を行うための第2の中央処理装置と、 少なくとも前記通信に用いるデータを記憶する第2のメ モリとが設けられていることを特徴とする請求項1に記 載のマイコン用ロジック開発装置。

【請求項3】 更に、入出力回路が実装された第3のブ ロックを備え、この第3のブロックが前記第2のブロッ クに接続された状態で、前記電子制御ユニットに置き換 えて使用できるようにしたことを特徴とする請求項1又 は2に記載のマイコンのロジック開発装置。

【請求項4】 前記第1のブロックに、第1のタイマが 設けられていることを特徴とする請求項1から3の何れ か1項に記載のマイコンのロジック開発装置。

【請求項5】 前記第2のメモリが、前記インタフェー スパスに接続する共有メモリと、前記第2の内部パスに 接続する内部メモリから構成されることを特徴とする請 求項1から4の何れか1項に記載のマイコンのロジック 開発装置。

【請求項6】 前記第2のブロックにおいて、前記擬似 マイコン周辺装置が追加可能に構成されていることを特 40 徴とする請求項1から5の何れか1項に記載のマイコン のロジック開発装置。

【請求項7】 前記第2のプロックに、時間管理を行う 第2のタイマが更に設けられていることを特徴とする請 求項1から6の何れか1項に記載のマイコンのロジック 開発装置。

【請求項8】 前記第1のメモリには、所定時間毎に実 行される時間系処理アプリケーションと、所定の事象の 発生毎に時間に関係なく実行される非時間系処理アプリ

ており、

前記第1の中央処理装置には、少なくとも時間系割り込 み処理と非時間系割り込み処理とを行う仮想割り込みコ ントローラ機能が備えられており、

前記第1のインタフェースには、少なくともデータ及び 割り込み事象の情報を前記インタフェースバスを通じて 送受信する通信ソフトが備えられており、

前記第2の中央処理装置は、前記第2のメモリと前記第 2のインタフェースを使用して前記第1のインタフェー スと、前記インタフェースバスを通じて割り込み事象と データの授受に関する通信を行い、

前記疑似マイコン周辺装置には、入力機能と出力機能が 備えられていることを特徴とする、請求項1に記載のマ イコンのロジック開発装置。

【請求項9】 前記入力機能が、入力ポート、ラッチポ ート、A/D変換、及びキャプチャであり、前記出力機 能が、出力ポート、パルス出力、コンペア、シリアルで あることを特徴とする、請求項8に記載のマイコンのロ ジック開発装置。

【請求項10】 前記第2のメモリに、前記インタフェ ースバスに接続する共有メモリが設けられており、 前記疑似マイコン周辺装置は、この共有メモリと前記イ ンタフェースバスとを通じて、前記第1のメモリの時間 系処理アプリケーションと非時間系処理アプリケーショ ンとの間でデータの遺り取りを行うことを特徴とする請 求項8に記載のマイコンのロジック開発装置。

【請求項11】 前記共有メモリに通信同期カウンタが 設けられており、この通信同期カウンタにより、前記疑 似マイコン周辺装置と前記非時間系処理アプリケーショ 30 ンとの間のデータの遣り取りの同期をとることを特徴と する請求項10に記載のマイコンのロジック開発装置。

【請求項12】 前記疑似マイコン周辺装置の処理起動 タイミングを、所定のサンプリング周期で固定すること なく任意とし、前記第1のブロックにおける前記非時間 系処理アプリケーションの処理の終了をもって前記疑似 マイコン周辺装置の次の処理起動タイミングとしたこと を特徴とする請求項10又は11に記載のマイコンのロ ジック開発装置。

【請求項13】 前記疑似マイコン周辺装置の処理起動 タイミングから、前記第1のブロックにおける前記非時 間系処理アプリケーションの処理の終了までの時間が、 予め定められた判定時間を越えた場合は、強制的に前記 疑似マイコン周辺装置の処理の起動を行うことを特徴と する請求項12に記載のマイコンのロジック開発装置。

【請求項14】 前記疑似マイコン周辺装置で発生した 割り込み事象を前記インタフェースバスを通じて前記第 1のプロックに伝達して、前記非時間系処理アプリケー ションの処理を行わせ、前記非時間系処理アプリケーシ ョンの処理の終了をもって前記疑似マイコン周辺装置の ケーションからなる制御用アプリケーションが備えられ 50 次の処理起動タイミングとしたことを特徴とする請求項

12又は13に記載のマイコンのロジック開発装置。

【請求項15】 前記非時間系処理アプリケーション側で、前記疑似マイコン周辺装置で発生する割り込み事象に優先順位を設定しておき、前記インタフェースパスを通じて前記第1のプロックに伝達された前記割り込み事象を、前記優先順位に従って前記非時間系処理アプリケーションが処理することを特徴とする請求項12から14の何れか1項に記載のマイコンのロジック開発装置。

【請求項16】 前記疑似マイコン周辺装置で発生する 割り込み事象が何もない場合、前記インタフェースバス 10 を通じた前記第1のブロックへの情報の伝達を省略する ようにしたことを特徴とする請求項12から15の何れ か1項に記載のマイコンのロジック開発装置。

【請求項17】 前記非時間系処理において、タイマ値取得要求時には、前記インタフェースバスにて取得したタイマ値を、前記第1のブロック内にある第1のタイマからのタイマ値で補正することを特徴とする請求項12から16の何れか1項に記載のマイコンのロジック開発装置。

【請求項18】 前記第2のブロックからの割り込み要 20 求により、前記制御アプリケーションにおいて前記出力機能におけるコンペア機能を使用したパルス出力要求を前記第2のブロックに出力する場合に、前記制御アプリケーションからは、前記コンペア機能の出力端子に設けられた一般出力ポート機能を選択して即時出力を行うイミディエート出力と、前記コンペア機能の出力端子に設けられたコンペア出力機能を選択し、出力時刻、出力レベルを設定して出力予約を行うタイムド出力の、少なくとも一方を出力することを特徴とする請求項9に記載のマイコンのロジック開発装置。 30

【請求項19】 前記制御アプリケーションからの、前記イミディエート出力、或いは、タイムド出力に対して、これらの出力に何れの組み合わせに対しても、前記第2のプロックにおける前記疑似マイコン周辺装置が対応できるようにしたことを特徴とする請求項18に記載のマイコンのロジック開発装置。

【請求項20】 前記制御アプリケーションからの、前記イミディエート出力、或いは、タイムド出力が、前記インタフェースバスを通じて前記第2のプロックに伝達される際の、前記インタフェースバスを経由することに 40よる、前記出力要求から実際の出力までの遅れ時間を補正するようにしたことを特徴とする請求項19に記載のマイコンのロジック開発装置。

【請求項21】 前記出力要求から実際の出力までの遅れ時間の補正が必要であるか、必要でないかを信号の種類に応じて判定し、補正が必要な種類の信号の場合のみ、前記補正を実行することを特徴とする請求項20に記載のマイコンのロジック開発装置。

【請求項22】 前記第1から第3のプロックがそれぞ イコン周辺リソースには先行システムに合わせたリソーれ汎用のボードから構成されていることを特徴とする請 50 スを確保する必要があった。更に、新たなマイコンの開

求項1から21の何れか1項に記載のマイコンのロジック開発装置。

【請求項23】 前記マイコンが、内燃機関制御用のものであることを特徴とする請求項1から22の何れか1項に記載のマイコンのロジック開発装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマイコンのロジック 開発装置に関し、特に、電子制御機器に組み込まれて使 用されている組込み用マイコンにおけるロジックを開発 するための装置に関する。

[0002]

【従来の技術】従来、電子制御機器の制御、例えば、ECU(電子制御ユニット)によって制御されるエンジンの制御は、排気ガス規制等の法規要求、及びマイクロコンピュータ(以後マイコンと記す)の性能向上に応じた性能向上を図るため、年々改良を加える必要があり、現状のECUの性能に先行して新しいロジックが開発されているのが現状である。このため、先行ロジックは、性能向上が見込まれる次期マイコンがターゲットとなることが多い。また、先行ロジックに必要とされる性能から性能の向上した次期マイコンの選定が行われる。

[0003]

【発明が解決しようとする課題】しかしながら、性能の向上した次期マイコンを組み込んだECUは実在しないため、前述の先行ロジックは、多くの場合は現状のマイコンをベースにして開発が行われる。

【0004】ところが、現状のマイコンを組み込んだE CUを用いて先行ロジックの開発を行う場合には、以下 30 のような問題点があった。

- (1) マイコンのCPUの処理能力が不足している。
- (2) マイコンのメモリの容量が足りない。
- (3) 周辺リソースが足りない。
- (4) 次期ECUを開発して製作する迄に時間がかかる。

【0005】そして、このような問題点の存在により、 次期マイコンの開発が遅れ、この次期マイコンを組み込 んだECUに制御される電子制御機器の新製品の開発に 支障をきたしていた。

【0006】なお、現状の電子制御機器に組み込まれる組込み用マイコンは、電子制御機器のコストを低く抑えるために、現状のシステムに最適な仕様でCPU性能、及び周辺機能が選択されており、また、CPUやマイコン周辺リソースが1つのパッケージの中に組み込まれているため、それぞれの機能変更はマイコンを変更しない限り、不可能である。また、組込み用マイコンのロジックの開発を行うためには、CPU機能に対しては先行ロジックを処理するのに必要な処理性能が必要であり、マイコン周辺リソースには先行システムに合わせたリソースを確保する必要があった。更に、新たなマイコンの開

(4)

第8の形態。

発を行う度に、マイコンに合わせてECUを製作する必 要があった。

【0007】そこで、本発明は、このような先行ロジッ クの開発に伴う課題を解消し、CPU機能に対しては先 行ロジックを処理するために必要な処理性能を確保する ことができ、マイコン周辺リソースに対しては、先行シ ステムに合わせたリソースを確保することができて、先 行ロジックを実現することができる組込み用マイコンを 短時間で開発することが可能であると共に、繰り返し利 用することが可能なマイコンのロジック開発装置を提供 10 することを目的としている。

[0008]

【課題を解決するための手段】前記目的を達成する本発 明のマイコンのロジック開発装置は、電子制御ユニット に組み込まれて使用される組込み用マイコンのロジック を開発する装置であって、ロジック処理を行う第1の中 央処理装置、ロジックのプログラムを含むデータを記憶 する第1のメモリ、外部との通信を行う第1のインタフ ェース、及びこれらを接続する第1の内部バスとを少な くとも備えた第1のブロックと、マイコンの周辺装置を 20 擬似的にソフトウエアで実現する疑似マイコン周辺装 置、外部との通信を行う第2のインタフェース、及びこ れらを接続する第2の内部バスとを少なくとも備えた第 2のブロックと、第1と第2のブロックを接続するイン タフェースバスとを備え、これら第1と第2のブロック 及びインタフェースバスによって、組込み用マイコンに 置き換えてロジックを動作させるようにしたことを特徴 としている。

【0009】また、この構成を第1の形態として、第2 のブロックに第1の中央処理装置よりも処理能力が低 く、且つインタフェースバスによる通信を行うための第 2の中央処理装置と、少なくとも通信に用いるデータを 記憶する第2のメモリとが設けられた第2の形態と、入 出力回路が実装された第3のブロックを備え、この第3 のプロックが第2のプロックに接続された状態で、電子 制御ユニットに置き換えて使用できる第3の形態が可能 である。

【0010】更に、以下のような形態が可能である。

- (1) 第1のプロックに、第1のタイマが設けられてい る第4の形態。
- (2) 第2のメモリが、インタフェースバスに接続する 共有メモリと、第2の内部バスに接続する内部メモリか ら構成される第5の形態。
- (3) 第2のプロックにおいて、擬似マイコン周辺装置 が追加可能に構成されている第6の形態。
- (4) 第2のプロックに、時間管理を行う第2のタイマ が更に設けられている第7の形態。
- 【0011】そして、第1の形態において、以下の構成 が可能である。

る時間系処理アプリケーションと、所定の事象の発生毎 に時間に関係なく実行される非時間系処理アプリケーシ ョンとからなる制御アプリケーションが備えられてお り、第1の中央処理装置には、少なくとも時間系割り込 み処理と非時間系割り込み処理とを行う仮想割り込みコ ントローラ機能が備えられており、第1のインタフェー スには、少なくともデータ及び割り込み事象の情報を前 記インタフェースバスを通じて送受信する通信ソフトが 備えられており、第2の中央処理装置は、第2のメモリ と第2のインタフェースを使用して第1のインタフェー スとインタフェースバスを通じて割り込み事象とデータ の授受に関する通信を行い、疑似マイコン周辺装置には

【0013】第8の形態の入力機能が、入力ポート、ラ ッチポート、A/D変換、及びキャプチャであり、出力 機能が、出力ポート、パルス出力、コンペア、シリアル である第9の形態。

入力機能と出力機能が供えられていることを特徴とする

【0014】第8の形態において、第2のメモリに、イ ンタフェースバスに接続する共有メモリが設けられてお り、疑似マイコン周辺装置は、この共有メモリとインタ フェースバスとを通じて、第1のメモリの時間系処理ア プリケーションと非時間系処理アプリケーションとの間 でデータの遺り取りを行う第10の形態。

【0015】第10の形態において、共有メモリに通信 同期カウンタが設けられており、この通信同期カウンタ により、疑似マイコン周辺装置と非時間系処理アプリケ ーションとの間のデータの遣り取りの同期をとる第11 の形態。

【0016】第10又は第11の形態において、疑似マ イコン周辺装置の処理起動タイミングを、所定のサンプ リング周期で固定することなく任意とし、第1のブロッ クにおける非時間系処理アプリケーションの処理の終了 をもって疑似マイコン周辺装置の次の処理起動タイミン グとした第12の形態。

【0017】第12の形態において、疑似マイコン周辺 装置の処理起動タイミングから、第1のブロックにおけ る非時間系処理アプリケーションの処理の終了までの時 間が、予め定められた判定時間を越えた場合は、強制的 40 に疑似マイコン周辺装置の処理の起動を行う第13の形

【0018】第12又は第13の形態において、疑似マ イコン周辺装置で発生した割り込み事象をインタフェー スパスを通じて第1のプロックに伝達して、非時間系処 理アプリケーションの処理を行わせ、非時間系処理アプ リケーションの処理の終了をもって疑似マイコン周辺装 置の次の処理起動タイミングとした第14の形態。

【0019】第12から第14の何れかの形態におい て、非時間系処理アプリケーション側で、疑似マイコン 【0012】第1のメモリには、所定時間毎に実行され 50 周辺装置で発生する割り込み事象に優先順位を設定して

おき、インタフェースパスを通じて第1のプロックに伝 達された割り込み事象を、優先順位に従って非時間系処 理アプリケーションが処理する第15の形態。

【0020】第12から第15の何れかの形態におい て、疑似マイコン周辺装置で発生する割り込み事象が何 もない場合、インタフェースバスを通じた第1のブロッ クへの情報の伝達を省略するようにした第16の形態。

【0021】第12から第16の何れかの形態におい て、非時間系処理において、タイマ値取得要求時には、 インタフェースバスにて取得したタイマ値を、第1のブ ロック内にある第1のタイマからのタイマ値で補正する 第17の形態。

【0022】第9の形態において、第2のブロックから の割り込み要求により、制御アプリケーションにおいて 出力機能におけるコンペア機能を使用したパルス出力要 求を第2のブロックに出力する場合に、制御アプリケー ションからは、コンペア機能の出力端子に設けられた一 般出力ポート機能を選択して即時出力を行うイミディエ ート出力と、コンペア機能の出力端子に設けられたコン ペア出力機能を選択し、出力時刻、出力レベルを設定し 20 て出力予約を行うタイムド出力の、少なくとも一方を出 力する第18の形態。

【0023】第18の形態において、制御アプリケーシ ョンからの、イミディエート出力、或いは、タイムド出 力に対して、これらの出力に何れの組み合わせに対して も、第2のブロックにおける疑似マイコン周辺装置が対 応できるようにした第19の形態。

【0024】第19の形態において、制御アプリケーシ ョンからの、イミディエート出力、或いは、タイムド出 力が、インタフェースバスを通じて第2のブロックに伝 30 達される際の、インタフェースバスを経由することによ る、出力要求から実際の出力までの遅れ時間を補正する ようにした第20の形態。

【0025】第20の形態において、出力要求から実際 の出力までの遅れ時間の補正が必要であるか、必要でな いかを信号の種類に応じて判定し、補正が必要な種類の 信号の場合のみ、補正を実行する第21の形態。

【0026】なお、以上の全ての形態において、第1か ら第3のブロックをそれぞれ汎用のポードから構成する ことができる。また、本発明のマイコンのロジック開発 40 装置は、内燃機関の制御用のマイコンに有効に適用でき

【0027】以上のように構成された本発明のマイコン のロジック開発装置によれば、マイコンのロジックの開 発に伴う課題が解消され、CPU機能に対しては新規な ロジックや次期ロジックを処理するために必要な処理性 能を確保することができ、マイコン周辺リソースに対し ては、新規システムや次期システムに合わせたリソース を確保することができて、新規ロジックや次期ロジック を実現することが可能な組込み用マイコンを短時間で開 50 では入力信号から車両状態が検出され、車両状態に応じ

発することが可能となる。また、本発明のマイコンのロ ジック開発装置は、ロジックの開発に際して繰り返し利 用することが可能であるので、開発コストを低減するこ とができる。

[0028]

(5)

【発明の実施の形態】以下添付図面を用いて本発明の実 施形態を具体的な実施例に基づいて詳細に説明するが、 以下の実施例では、本発明を適用する電子制御機器とし て、電子制御式内燃機関(内燃機関は以下エンジンと記 す)を説明する。

【0029】図1は従来の電子制御式エンジンの制御シ ステムにおけるECU (電子制御ユニット) 1の構成を 示すシステム構成図である。電子制御式エンジンでは、 エンジン回転数信号や車速信号等のパルス入力、水温セ ンサや吸気温センサ等からのアナログ入力、及びスター タスイッチ、電気負荷スイッチ、シフト位置スイッチや エアコン信号等のデジタル入力がECU1に入力され る。ECU1は、これらの入力信号を処理する組込み用 マイコン2と、組込み用マイコン2で処理された信号を 増幅して出力するECU入出力回路であるドライバ16 とを備えて構成される。このECU1から出力されるの は、シフト制御ソレノイドやVVT(可変パルプタイミ ング)ソレノイドへのアナログ出力、点火信号や燃料の 噴射信号等のパルス出力、ISC(アイドル速度制御) 用のパルス出力、及び、チェックエンジンランプ、メイ ンリレーやエヤコンカット信号等のデジタル信号等であ る。

【0030】組込み用マイコン2は、演算処理を行うメ モリ9とCPU10、及び入出力(I/O)制御を行う 周辺リソースが、1つのパッケージに収納されたもので ある。周辺リソースには、入力系のリソースと出力系の リソースとがある。図1には、入力系のリソースとし て、デジタル信号を扱う入力ポート3とラッチポート 4、アナログ入力を扱うA/Dコンバータ5、及びパル ス入力を扱うキャプチャ6が示してあり、出力系のリソ ースとしては、デジタル出力を出力する出力ポート1 2、パルス出力を出力するPWM(パルス幅変調器)1 3とコンペア14、及びアナログ出力を入出力するシリ アル15が示してある。これらの周辺リソースは内部バ ス11によってメモリ9及びCPU10に相互に接続さ れている。また、組込み用マイコン2の内部には、これ らの周辺リソースに加えて、内部タイマ7や割り込みコ ントローラ8が設けられている。

【0031】電子制御式エンジンの制御システムでは、 車両の運転状態を表す各センサやスイッチ類からの信号 がECU1に取り込まれる。ECU1の入力回路では入 力信号が信号処理され、組込み用マイコン2に入力され る。入力された信号は前述の入力系の周辺リソースでC PU値に変換され、演算部であるメモリ9とCPU10

た出力要求信号が作られる。この出力要求信号は前述の 出力系の周辺リソースで出力信号に変換され、組込み用 マイコン2から出力される。ECU1の入出力回路であ るドライバ16はこの出力信号に従って車両に装備され た各アクチュエータを駆動し、この出力制御の結果が破 線で示すように、車両からの入力信号に反映される。

【0032】図2は、図1で説明したECU1の自動車 (車両) 18への搭載位置を示すものである。ECU1は車両18のエンジン19がマウントされるエンジンルームに搭載される。また、図2には、本発明のマイコンのロジック開発装置20は、この図に示すように、車両18に搭載されたECU1に接続するコネクタを外し、このコネクタに接続コード20Aによって直接接続して使用することができる。21はマイコンのロジック開発装置20の状態をモニタするための表示器、22はマイコンのロジック開発装置20の設定を変更するための入力装置であるキーボードである。

【0033】なお、本発明のマイコンのロジック開発装置20は、このように車両18に直接接続して使用することができる他に、パーソナルコンピュータ24の制御によって動作して、車両の色々な運転状況を擬似的に発生することができる車両の運転状況発生装置23に接続すれば、車両が無い状態でも、電子制御式エンジン用の組み込みマイコンのロジックを開発することができる。

【0034】図3は、図2のように接続して使用することができる、本発明のマイコンのロジック開発装置20のシステム構成を、従来の電子制御式エンジン(電子制御機器)用のECU1の構成と比較して示すものである。前述のように、ECU1には、組込み用マイコン2と、ドライバ16から構成されるECU入出力回路28があり、ECUコネクタ29で車両側の電子機器と接続されている。また、組込み用マイコン2の中には、メインリ9に格納されていてCPU10によって読み出されて使用されるソフトウエア(エンジン制御アプリケーシン:図にはENG制御アプリと記載)25と、マイコン周辺リソース26とがあり、内部パス11で相互にデータの遣り取りができるようになっている。

【0035】一方、図2で説明したように、このECU 1に置き換えて使用する本発明のマイコンのロジック開発装置20は、この実施例では、マザーボード30、コアボード40、及びIFボード50の3つのボードから構成されている。マザーボード30とコアボード40が ECU1の組込み用マイコン2に対応するものであり、IFボード50がECU1のECU入出力回路28に対応するものである。そして、マザーボード30とコアボード40とは、高速のバスインタフェースであるPCIバス39で接続されている。

【0036】マザーボード30には、後述するメモリに格納されていてCPUによって読み出されて使用される

ソフトウエア (ENG制御アプリ) 31と、PCIバス 39を通じて通信を行うためのPCI通信ソフトウエア (以後ソフトウエアはソフトと略記) 32が設けられている。PCIバス39を用いたPCI通信処理は、疑似マイコン周辺リソース (以後周辺リソースは単に周辺と略記) 42と遺り取りするデータを、PCIバス39に載せる通信処理である。このマザーボード30には、次期のECUを開発するに当たっては、次期ECUの先行ロジックの開発に耐え得る演算性能、メモリ容量を備え させることが重要である。

【0037】なお、現状のエンジン制御用のマイコンの性能は、CPUが66MHz、メモリが800Mパイト程度であるので、パソコン等に用いられている汎用のものを用いれば、十分すぎる性能であるといえ、長期間にわたって何度でも使用することが可能となる。

【0038】また、コアボード40には、CPUとメモリを含み、前述のPCIバス39と通信を行うためのPCI通信ソフト41と、組込み用マイコン2のマイコン周辺リソース26に対応する疑似マイコン周辺(FPGA: Field Programmable Gate Array)42とがあり、内部バス43で相互にデータの遣り取りができるようになっている。IFボード50には、ECU1のECU入出力回路28に対応するECU入出力回路51と、ECUコネクタ29とが設けられている。ECU入出力回路51は、標準回路ブロック単位で独立させ、その組み合わせで構成し、入出力回路の変更に対して柔軟に対応できるようにする。

【0039】図4は、図3のマザーボード30とコアボ ード40の、ハードウエアの構成の一実施例を示すもの である。マザーポード30には、図3で説明したソフト ウエア(ENG制御アプリ)を記憶するための記憶容量 が大きいメモリ31、汎用の高性能のCPU(例えば、 動作周波数が850MHz)33、内部タイマ35、P CIパス39に接続するPCIパスインタフェース3 6、及びこれらを相互に接続する内部バス37がある。 【0040】コアボード40には、PCIバス39に接 続するPCIバスインタフェース44、マザーポード3 0に搭載されたCPU33よりも低グレードのCPU4 5、マイコン周辺の機能と同等の機能を実現する疑似マ イコン周辺(FPGA)42、内部バス43、PCIバ スに接続する共有メモリ46、及び内部バス43に接続 する内部メモリ47がある。また、コアポード40に搭 載するCPU45は、PCI通信処理を行うことができ る程度の処理能力(例えば、汎用32ビットCPUで動 作周波数が16MHz程度)であれば良い。コアボード 40の機能は、従来のECU1におけるENG制御アプ リ(ソフト)25とマイコン周辺26とが遣り取りする データをPCIバス39を経由して受け、疑似マイコン 周辺(FPGA)42へ受け渡すことである。

【0041】IFボード50に接続される各FPGA4

2はソフトで組むことができ、マイコン周辺の変更に柔 軟に対応させることができる。即ち、チャネル数を増や したい場合や、新しい機能のリソースを追加したい等の 場合に対応させることができる。

【0042】従来は、組込み用マイコン2のリソースが 不足する場合は、図5 (a) に示すように、組込み用マ イコン2の前段部に外付けADC (A/Dコンパータ) 17を追加していたが、本発明のマイコンのロジック開 発装置20では、マザーボードのメモリ9の容量が大き く、また、CPU10の処理速度が速いので、図5 (a) のADコンバータ5と外付けADコンバータ17 を合わせた、図5(b)に示すような、マイコンのリソ -スに必要な入力数を備えたADコンバータ5Aを容易 に実現することができる。このため、本発明のマイコン のロジック開発装置20には、マイコンのリソースの不 足を補うための拡張I/O(入出力装置)機能は不要と

【0043】図6は、本発明のマイコンのロジック開発 装置20における、マザーボード30とコアボードのソ フト構成を示す構成図である。電子制御機器が電子制御 式エンジンの場合は、マザーボード30におけるENG 制御アプリ31は、時間系割り込み処理と非時間系割り 込み処理の2つの処理に分けられる。時間系割り込み処 理は、外部状態に依存せず、一定の時間感覚で定期的に 行う処理である。一方、非時間系割り込み処理は外部状 態、即ち、エンジンの運転状態に依存して発生する処理 である。この非時間系割り込み処理には、例えば、エン ジンの回転信号、車速信号、燃料の噴射タイミング信 号、点火タイミング信号等による割り込み処理がある。

【0044】ここで、このような外部状態により変化す 30 る事象をイベントと呼ぶこととすると、非時間系割り込 み処理は、外部状態によりイベント情報を検出して、そ のイベントに同期して行う処理ということができる。図 6には、このイベントの流れが破線で示され、データの 流れが実線で示されている。

【0045】マザーボード30のENG制御アプリ31 において、前述のような時間系割り込み処理と非時間系 割り込み処理とを行うために、CPU33は仮想マイコ ン周辺として機能する。この仮想マイコン周辺には、時 間系割り込みと非時間系割り込みを発生させる仮想割り 込みコントローラ34と、仮想 I/Oレジスタ38が設 けられている。また、PCI通信ソフト32は、データ として、割り込みイベント情報と、I/Oレジスタデー タとを扱う。35は時間系割り込み処理に使用される内 部タイマである。仮想I/Oレジスタ38とPCIバス 39におけるタイマ値については後述される。

【0046】一方、コアポード40側の疑似マイコン周 辺42には、従来のマイコン周辺26と同様に、ポー ト、ラッチ、PWM、シリアル、コンペア、及びキャプ

ト41は、データとして、割り込みイベント情報と、I **/Oレジスタデータとを扱う。更に、コアボード40に** は、イベントの流れを発生させるタイマ48が内蔵され ている。また、PCIバス39には、割り込み指示用の 1系統のバスが含まれる。

【0047】次に、図6に示すようにイベント情報とデ ータとが流れる本発明のマイコンのロジック開発装置 2 0におけるPCI通信方法、通信同期方法、フェールセ ーフ方法、割り込み制御方法(割り込みイベントのセッ 10 トとクリア方法、割り込み優先度管理方法)、PCI通 信の処理負荷の軽減方法、タイマ処理方法、コンペア機 能を使用したパルス出力処理方法、パルス出力要求方 法、及びパルス出力補正方法について、具体的な実施例 に基づいて詳細に説明する。

(1) PCI通信方法(共有メモリの使用)

図7は、本発明のマイコンのロジック開発装置20にお ける、図4で説明した共有メモリ46を用いたコアポー ド40とマザーボード30との通信方法の一実施例を示 すものである。また、図8は、図7の通信方法を実現す るためにコアボード40に設置される共有メモリ46の 構成及び機能を示すものである。

【0048】図6で説明したコアボード40のタイマ4 8によって、1/0サンプリング周期(例えば、100 μs)になると、ステップ701において出力情報のP CI通信ソフト41へのセットが行われ、共有メモリ4 6から出力情報が取得され、疑似マイコン周辺 (FPG A) 42に渡される。次のステップ702では、入力情 報のセットが行われ、疑似マイコン周辺(FPGA) 4 2から入力情報が取得され、共有メモリ46に格納され る。そして、ステップ703ではコアボード40からマ ザーボード30への割り込み要求が行われてこのルーチ ンが終了する。

【0049】マザーボード30側では、このコアボード 40からの割り込み要求により、非時間系処理が開始さ れる。ステップ711では、PCI通信ソフト32によ ってPCI受信処理が行われ、PCIバス39経由で共 有メモリ46から入力された情報が読み出され、ENG 制御アプリ31に公開される。ステップ712では、E NG制御アプリ31において非時間系処理が行われる。 40 そして、ステップ713においてはPCI送信処理が行 われ、PCI通信ソフト32により、ENG制御アプリ 31における非時間系処理の算出結果の出力情報が、P CIバス39経由で共有メモリ46に書き込まれてこの ルーチンが終了する。

【0050】一方、マザーボード30側では、コアボー ド40からの割り込み要求とは関係なしに、ENG制御 アプリ31において時間系処理が実行される。この時間 系処理は、マザーボード30内のタイマ35により、例 えば、1mgの周期で実行される。この時間系処理で チャの各機能が設けられている。また、PCI通信ソフ 50 は、ステップ721においてPCI通信ソフト32によ

ってPCI受信処理が行われ、PCIバス39経由で共有メモリ46から入力された情報が読み出され、ENG制御アプリ31に公開される。ステップ722では、ENG制御アプリ31において時間系処理が行われる。そして、ステップ723においてはPCI送信処理が行われ、PCI通信ソフト32により、ENG制御アプリ31における時間系処理の算出結果の出力情報が、PCIバス39経由で共有メモリ46に書き込まれてこのルーチンが終了する。

(2) PCI通信方法(通信同期方法1)

PCIバス39を経由してマザーボード30とコアボード40の間でデータの遺り取りを行う場合は、共有メモリ46に対してマザーボード30から書き込みを行った値をコアボード40で読み出しを行う。また、その逆も行われる。この場合、書き込みタイミングと読み出しタイミングが重なった時、データの値の保証ができなくなる。そこで、本発明では、それぞれのタイミングが重ならないように、通信に同期をとってPCIバス39のアクセスを実行する。この通信同期の方法を図9を用いて説明する。

【0051】PCIバス39の通信に同期をとる場合は、共有メモリ46に通信同期カウンタを設け、マザーボード30の非時間系処理とコアボード40との間で処理の同期をとるようにする。通信同期カウンタは、マザーボード30側での処理が完了すると更新されるようにする。また、コアボード40側の処理では、通信同期カウンタが更新されていることを確認して処理を行う。この処理を図9を用いて説明する。

【0052】図6で説明したコアボード40のタイマ48によって、I/Oサンプリング周期(例えば、100μs)になると、ステップ901において通信同期カウンタの値(syncnt)が通信同期カウンタモニタの値(syncnt」がのでかが判定される。等しくない場合はこのままこのルーチンを終了するが、等しい時はステップ902に進み、出力情報のセットが行われる。次のステップ903では入力情報のセットが行われ、続くステップ904においてマザーボード30への割り込み要求が行われる。そして、次のステップ905で通信同期カウンタモニタの値(syncnt_m)が1だけ更新されてこのルーチンが終了する。

【0053】マザーボード30側では、このコアボード40からの割り込み要求により、非時間系処理が開始される。ステップ911では、PCI通信ソフト32によってPCI受信処理が行われ、PCIバス39経由で共有メモリ46から入力された通信同期カウンタの値(syncnt)が、ステップ912でENG制御アプリ31に値(t_syn)として記憶される。ステップ913では、ENG制御アプリ31において非時間系処理が行われる。そして、ステップ914においてはPCI送信処理が行われ、ステップ915でステップ912で記憶された値(t 50

_syn)が1だけ更新されて通信同期カウンタの値(syncnt)として記憶される。ENG制御アプリ31における非時間系処理の結果と通信同期カウンタの値(syncnt)は、PCI通信ソフト32により、PCIバス39経由で共有メモリ46に書き込まれてこのルーチンが終了する。

【0054】一方、マザーボード30側では、コアボード40からの割り込み要求とは関係なしに、ENG制御アプリ31において時間系処理が実行される。この時間10系処理は、マザーボード30内のタイマ35により、例えば、1msの周期で実行される。この時間系処理では、ステップ921においてPCI通信ソフト32によってPCI受信処理が行われる。このとき、非時間系処理で取得された最新の値が使用される。ステップ922では、ENG制御アプリ31において時間系処理が行われる。そして、ステップ923においてはPCI送信処理が行われ、データの更新のみ次の非時間系送信処理で送信されてこのルーチンが終了する。

【0055】図10は、図9で説明した通信同期方法の 処理の進行状況を時間と共に示したタイミングチャート である。図10には、通信処理がコアボード40のI/ Oサンプリング周期(100μs)で終了した場合の、 通常時のタイミングチャートと、通信処理がコアボード 40のI/Oサンプリング周期(100μs)後の、次 回の処理開始までに完了しなかった場合の非通常時のタイミングチャートとが示してある。

(3) PCI通信方法(通信同期方法2)

この実施例も、PCIバス39を経由したマザーボード30とコアボード40の間のデータの遣り取りにおける書き込みタイミングと読み出しタイミングの同期をとるものである。(2)の方法との違いは、コアボード40の処理起動タイミングを、I/Oサンプリング周期で固定するのではなく、マザーボード30側の処理状況を確認して、処理が完了していれば、次の処理に移行するようにした点である。このため、コアボード40側のI/O処理タイミングは任意となる。この通信同期の方法を図11を用いて説明する。

【0056】コアボード40の電源がオンになると、ステップ1101において通信同期カウンタの値(syncnt 40 t)が通信同期カウンタモニタの値(syncnt m)に等しいか否かが判定される。等しくない場合はこの値が等しくなるまで、ステップ1101の判定が繰り返される。ステップ1101の判定が等しい時はステップ1102に進み、出力情報のセットが行われる。次のステップ1103では入力情報のセットが行われ、続くステップ1104においてマザーボード30への割り込み要求が行われる。そして、次のステップ1105で通信同期カウンタモニタの値(syncnt m)が1だけ更新されてこのルーチンが終了する。

【0057】マザーボード30側では、このコアボード

40からの割り込み要求により、非時間系処理が開始さ れる。ステップ1111では、PCI通信ソフト32に よってPCI受信処理が行われ、PCIバス39経由で 共有メモリ46から入力された通信同期カウンタの値 (syncnt)が、ステップ11112でENG制御アプリ3 1に値(t_syn)として記憶される。ステップ1113で は、ENG制御アプリ31において非時間系処理が行わ れる。そして、ステップ1114においてはPCI送信 処理が行われ、ステップ1115でステップ1112で 記憶された値(t_syn)が1だけ更新されて通信同期カウ ンタの値(syncnt)として記憶される。ENG制御アプ リ31における非時間系処理の結果と通信同期カウンタ の値 (syncnt)は、PCI通信ソフト32により、PC Iバス39経由で共有メモリ46に書き込まれてこのル ーチンが終了する。

【0058】一方、マザーボード30側では、コアボー ド40からの割り込み要求とは関係なしに、ENG制御 アプリ31において時間系処理が実行される。この時間 系処理は、マザーボード30内のタイマ35により、例 えば、1msの周期で実行される。この時間系処理で は、ステップ1121においてPCI通信ソフト32に よってPCI受信処理が行われる。このとき、非時間系 処理で取得された最新の値が使用される。ステップ11 22では、ENG制御アプリ31において時間系処理が 行われる。そして、ステップ1123においてはPCI 送信処理が行われ、データの更新のみが次の非時間系送 信処理で送信されてこのルーチンが終了する。

【0059】図12は、図11で説明した通信同期方法 の処理の進行状況を時間と共に示したタイミングチャー トを示すものである。図11から分かるように、コアボ 30 そして、次のステップ1308で通信同期カウンタモニ ード40のI/Oサンプリング周期は、マザーボード3 0 側の処理時間の長さに応じたコアボード4 0 側の待ち 時間の長さに応じて任意の長さとなる。

(4) PCI通信方法(フェールセーフ)

PCIバス39を経由したマザーボード30の処理とコ アポード40側の処理では、前述のように同期カウンタ により処理の重複を防止するようにハンドリングが実施 されるが、同期カウンタが何らかの障害によって故障、 或いは破損した場合は、コアボード40側の処理がマザ ーポード30側の処理の完了待ち状態、或いは、マザー ボード30側の処理がコアボード40側の処理からの割 り込み待ち状態となり、デッドロックループとなること がある。

【0060】そこで、本発明では、このようなデッドロ ックループ状態を回避するフェールセーフロジックをも うけたので、これについて説明する。この実施例のフェ ールセーフロジックでは、デッドロック判定時間を設け る、及びマザーボード30の処理完了の待ち時間が所定 の判定時間を越えていることを検出した場合に、デッド

ッドロック状態を検出した場合には、強制的に通信を再 開するようにした。この処理を図13を用いて説明す

【0061】図6で説明したコアボード40のタイマ4 8によって、I/Oサンプリング周期(例えば、100 μs) になると、ステップ1301において待ちカウン タの値(waitcnt)が判定時間を越えているか否かが判定 される。待ちカウンタの値(waitent)が、判定時間未満 の場合はステップ1303に進み、判定時間を越えてい 10 る場合はステップ1302において通信同期カウンタの 値 (syncnt)と通信同期カウンタモニタの値 (syncnt_m) とをクリアしてステップ1303に進む。

【0062】ステップ1303では、通信同期カウンタ の値 (syncnt)が通信同期カウンタモニタの値 (syncnt_ m)に等しいか否かが判定される。ステップ1301にお ける待ちカウンタの値(waitcnt)の判定で、待ちカウン タの値(waitcnt)が判定時間未満の場合は、通信同期カ ウンタの値 (syncnt)と通信同期カウンタモニタの値 (s yncnt_m)は等しくないので、ステップ1309で待ちカ 20 ウンタの値(waitont)を1だけ更新してこのルーチンを 終了する。一方、ステップ1302において通信同期カ ウンタの値 (syncnt)と通信同期カウンタモニタの値 (s yncnt_m)とがクリアされた場合は、両者の値は等しいの でステップ1303からステップ1304に進む。

【0063】ステップ1304では、出力情報のセット が行われ、次のステップ1305では入力情報のセット が行われる。続くステップ1306では、待ちカウンタ の値(waitcnt)がクリアされ、続くステップ1307に おいてマザーボード30への割り込み要求が行われる。 タの値 (syncnt_m)が1だけ更新されてこのルーチンが 終了する。マザーボード30側の処理は、図9又は図1 1で説明した処理と同じであるので、ここではその説明 を省略する。

(5) 割り込み制御方法(割り込みイベントのセットと クリア方法)

PCIバス39を経由したマザーボード30とコアボー ド40の間のデータの遣り取りでは、コアボード40で 検出した割り込みイベントをPCIバス39を経由して マザーボード30に伝達し、マザーボード30上のEN G制御アプリ31の割り込み制御を実現するようにして いる。割り込みイベントは、コアポード40からセッ ト、マザーボード30からクリアと、双方向から操作が 必要であるが、データの衝突を避けるため、この実施例 では、以下のようなPCI通信データを用意し、片方向 からの操作で、マザーボード30とコアボード40の間 のデータの遣り取りを実現するようにしている。

【0064】図14 (a) はコアボード40からマザー ボード30に送られる各割り込みイペント情報(Dイベ ロック状態として検出するようにしている。そして、デ 50 ント~Aイベント)と、マザーボード30からコアボー

ド40に送られる各割り込みイベントクリア要求(Dク リア要求~Aクリア要求)を示すものである。このよう な、各割り込みイベント情報と各割り込みイベントクリ ア要求により、図14(b)に示すような処理が行われ る。

【0065】図6で説明したコアポード40のタイマ4 8によって、I/Oサンプリング周期(例えば、100 μs)になると、ステップ1401において出力情報の セット処理が行われる。この処理は、割り込みクリア情 報を読み込み、セットされているイベント情報をクリア する処理である。出力情報のセット処理が終了すると、 ステップ1402において入力情報のセット処理が行わ れる。この処理は、割り込みイベント情報を疑似マイコ ン周辺 (FPGA) 42から取得し、イベント情報をセ ットする処理である。続くステップ1403において は、マザーボード30への割り込み要求が行われてこの ルーチンが終了する。

【0066】マザーボード30側では、このコアボード 40からの割り込み要求により、非時間系処理が開始さ れる。ステップ1411では、PCI通信ソフト32に 20 よってPCI受信処理が行われる。このPCI受信処理 では、割り込みイベントクリア情報 [I] をクリアする 処理、割り込みイベント情報をPCIバス39経由で読 み込む処理、及び、セットされている割り込みイベント に対する割り込みルーチンを起動する処理が行われる。 ここで、[I]は内部メモリ31を示し、内部メモリ3 1にデータを準備しておいて、PCI通信処理部でPC Iバス39を経由して共有メモリ46を更新するのであ る。

【0067】ステップ1411が終了するとステップ1 412が実行される。ステップ1412では、非時間系 処理(ENG制御アプリ)が実行される。この処理で は、各割り込みルーチン(割り込みAルーチン~割り込 み Dルーチン) が選択されて起動され、起動済みのイベ ントのクリア情報 [I] がセットされる。次のステップ 1413ではPCI送信処理が行われる。このPCI送 信処理は、割り込みクリア情報をPCIバス39経由で 書き込む処理が行われてこのルーチンを終了する。

(6) 割り込み制御方法(割り込み優先度管理方法) 優先度を設定し、各イベントに対する処理の処理優先度 を管理していた。そこで、本発明のマイコンのロジック 開発装置20では、設定されている割り込み優先度が高 い順番で起動処理を行うことにより、実際のECUlに 近い割り込み処理を実現するようにしている。例えば、 イベント情報の割り込み優先度がBイベント>Aイベン ト>Dイベント>Cイベント(以後B>A>D>Cのよ うにイベントは省略)のように設定されている場合に は、図15に示すような処理を行う。

み要求処理ルーチンにおけるステップ1501は、図1 4で説明したステップ1411と同じであり、ステップ 1503はステップ1413と同じであるので、ここで は、このルーチンのステップ1502における割り込み 優先度の順番で割り込みイベント情報をサーチして、各 割り込みルーチンを起動する方法のみについて説明す

【0069】イベントの割り込み優先度がB>A>D> Cのように設定されている場合、ステップ1502の非 時間系処理では、まず、割り込み優先度の高い割り込み Bがあるか否かをステップ1511においてサーチして 判定する。サーチの結果、割り込みBがない場合はステ ップ1514に進むが、割り込みBが存在する場合はス テップ1512に進み、割り込みBクリア要求をセット する。そして、ステップ1513において割り込みBの ルーチンを実行し、このルーチンが終了した後にステッ プ1514に進む。

【0070】ステップ1514では、次に割り込み優先 度の高い割り込みAがあるか否かをサーチして判定す る。サーチの結果、割り込みAがない場合はステップ1 517に進むが、割り込みAが存在する場合はステップ 1515に進み、割り込みAクリア要求をセットする。 そして、ステップ1516において割り込みAのルーチ ンを実行し、このルーチンが終了した後にステップ15 17に進む。

【0071】ステップ1517では、3番目に割り込み 優先度の高い割り込みDがあるか否かをサーチして判定 する。サーチの結果、割り込みDがない場合はステップ 1520に進むが、割り込みDが存在する場合はステッ 30 プ1518に進み、割り込みDクリア要求をセットす る。そして、ステップ1519において割り込みDのル ーチンを実行し、このルーチンが終了した後にステップ 1520に進む。

【0072】ステップ1520では、割り込み優先度が 最も低い割り込みCがあるか否かをサーチして判定す る。サーチの結果、割り込みCがない場合は割り込みル ーチンを終了するが、割り込みCが存在する場合はステ ップ1521に進み、割り込みCクリア要求をセットす る。そして、ステップ1522において割り込みCのル これまでのECU1では、割り込みイベントそれぞれに 40 ーチンを実行し、このルーチンが終了した後に割り込み ルーチンを終了する。

(7) PCI通信処理負荷軽減方法

ENG制御アプリ31の処理は、マザーボード30に採 用されるCPUボードの性能向上によって対処すること ができるが、PCI通信に係る処理は、PCIプロトコ ルにより制限を受けるため、PCI通信処理負荷は、で きるだけ抑えてく必要がある。ここで、割り込みイベン ト情報が何もない場合、付随する割り込み処理は発生し ないため、入力情報をマザーボード30に伝達する必要 【0068】図15のマザーボード30における割り込 50 がなく、また、新たな出力要求も発生しないため、出力

要求をコアボード40に伝達する必要がない。即ち、P CI通信処理は必要がない。

【0073】そこで、本発明では、割り込みイベント情報が何もない場合、PCI通信処理を省略し、PCI通信処理負荷の軽減を図るようにしている。なお、割り込みイベント情報に依存しない時間系処理のために、割り込みイベント情報が何も発生しない状態が継続しても、待ちカウンタの処理により、一定時間毎にはPCI通信が発生することになる。これを図16を用いて説明する。

【0074】図6で説明したコアボード40のタイマ48によって、I/Oサンプリング周期(例えば、100μs)になると、ステップ1601において待ちカウンタの値(waitcnt)が判定時間を越えているか否かが判定される。待ちカウンタの値(waitcnt)が、判定時間未満の場合はステップ1603に進み、判定時間を越えている場合はステップ1602において通信同期カウンタの値(syncnt」と通信同期カウンタモニタの値(syncnt」とをクリアしてステップ1603に進む。

【0075】ステップ1603では、通信同期カウンタの値(syncnt」が通信同期カウンタモニタの値(syncnt」m)に等しいか否かが判定される。ステップ1601における待ちカウンタの値(waitcnt)が判定時間未満の場合は、通信同期カウンタの値(syncnt)と通信同期カウンタモニタの値(syncnt」と通信同期カウンタモニタの値(syncnt」を1だけ更新してこのルーチンを終了する。一方、ステップ1602において通信同期カウンタの値(syncnt)と通信同期カウンタモニタの値(syncnt)と通信同期カウンタモニタの値(syncnt)と通信同期カウンタでで、syncnt」のでステップ1603からステップ1604に進む。

【0076】ステップ1604では、出力情報のセットが行われ、次のステップ1605では入力情報のセットが行われる。次のステップ1606では、割り込みイベントが何かあるか否かが判定される。割り込みイベントが何もない場合は、ステップ1610で待ちカウンタの値(waitcnt)を1だけ更新してこのルーチンを終了する。一方、何かしらの割り込みイベントがある場合はステップ1607に進み、このステップ1607では、待ちカウンタの値(waitcnt)がクリアされ、続くステップ1608においてマザーボード30への割り込み要求が行われる。そして、次のステップ1609で通信同期カウンタモニタの値(syncnt_m)が1だけ更新されてこのルーチンが終了する。マザーボード30側の処理は、図9又は図11で説明した処理と同じであるので、ここではその説明を省略する。

(8) タイマ処理方法

ENG制御アプリ31では、コンペア機能を利用したパルス出力要求を算出するため、演算処理内でタイマ値を取得し、パルス出力要求を算出している。従って、タイ 50

マ値取得要求時には、正確なタイマ値を参照できなければならない。一方、本発明では、タイマ値情報はコアボード40内にあり、マザーボード30側ではPCIバス39を通じて取得する必要がある。ところが、PCI通信間隔は、前述の実施例で説明したように、100μsであり、タイマの係数間隔である1μsに比べて長いため、正確なタイマ値をマザーボード30側で取得するための方策が必要である。

【0077】そこで、本発明では、マザーボード30内10 の内部タイマ35を使用し、PCI通信で取得したコアボード40からのタイマ値の取得タイミングから、タイマ値取得要求が発生するまでの遅れ時間を補正することによって、マザーボード30側で、正確なタイマ値を取得できるようにしている。この方法について図17を用いて説明する。

【0078】マザーボード30側では、コアボード40からの割り込み要求により、非時間系処理が開始される。ステップ1701では、PCI通信ソフト32によってPCI受信処理が行われる。このPCI受信処理では、タイマ値(T)をコアボード40から取得する処理、及び、内部タイマ値(TO)をラッチする処理が行われる。ステップ1701が終了するとステップ1702が実行される。ステップ1702では、非時間系処理(ENG制御アプリ)が実行される。この処理では、タイマ値取得要求ルーチンが起動される。

【0079】タイマ値取得要求ルーチンでは、まず、ステップ1711において、内部タイマ値(T1)が取得される。次のステップ1712では、タイマ値をコアボード40から取得したタイミング(T)から、現在までの遅れ時間(Td1)を算出する。この算出式は、タイマ値をコアボード40より取得したタイミング(T)を、この時の内部タイマ値(TO)に等しいとして、以下のようになる。

【0080】 Td1 = T1 - TO このようにして現在までの遅れ時間 (Td1) が算出された後は、コアボード40から取得したタイマ値 (T) に補正を、以下の式により加えることにより、補正後のタイマ値 (T') を算出する。

 $[0\ 0\ 8\ 1]\ T' = T + Td1$

40 そして、次のステップ1714において、補正後のタイマ値(T')を返してこのルーチンを終了する。

【0082】このようにしてステップ1702が終了した後は、ステップ1703においてPCIの送信処理を行う。

(9) コンペア機能を使用したパルス出力処理方法 ENG制御アプリ31では、例えば、点火出力や燃料噴射出力等のように、コンペア機能を使用してパルス出力 要求を行うケースがある。実際のECU1では、コンペ ア出力端子に一般出力ポート機能とコンペア出力機能の 2つの機能があり、これら2つの機能を切り換えてパル

ス出力が行われている。一般出力ポート機能が選択さ れ、即時出力が行われる場合は、この出力はイミディエ ート出力と呼ばれる。また、コンペア出力機能が選択さ れ、出力時刻、出力レベルが設定されて出力予約が行わ れる場合は、この出力はタイムド出力と呼ばれる。

【0083】図18(a)はコンペア機能を使用したパ

ルス出力におけるタイムド出力(パターン1)と、イミ ディエート出力 (パターン2) を説明するものである。 【0084】パターン1では、パルス出力開始の所定時 間前の時点において、ソフト処理によってタイムド出力 10 を使用してパルス開始出力の予約が行われる。そして、 パルス出力開始のコンペア出力開始のコンペア一致割り 込みの中で、タイムド出力を使用したパルス出力終了の 予約が行われる。一方、パターン2では、パルス出力開 始時点において、イミディエート出力でパルス開始出力 が行われると共に、パルス開始出力直後にタイムド出力 を使用したパルス終了出力の予約が行われる。

【0085】図18 (b) は、マザーボード30におけ る非時間系処理(ステップ1801~ステップ180 3) と時間系処理 (ステップ1811~ステップ181 3) を示すものである。ここで、本構成の処理単位の間 (ステップ1801とステップ10803の間と、ステ ップ1811とステップ1813の間)には、コアボー ド40に対しては連続した要求を出すことはできない。 パターン2のケースでは、イミディエート出力(パルス 出力開始)から、タイムド出力(パルス出力終了予約) と連続して処理要求が発生するため、このケースを想定 したパルス出力処理が必要となる。

(10)パルス出力要求方法

コンペア機能を使用したあらゆるパルス出力要求パター ンに対して、本発明では対応できるようにする。

【0086】図19(a)は、単一処理単位の中でのパ ルス要求パターンを示すものである。パターン1はタイ ムド出力であり、コンペア割り込みイベントが必要であ る。パターン2はイミディエート出力からタイムド出力 に移行するものであり、これもコンペア割り込みイベン トが必要である。パターン3はイミディエート出力のみ である。

【0087】図19 (b) はパルス出力要求のデータフ ィーマットをコンペアの各チャネル毎に示すものであ る。データフォーマットには、出力予約時刻(タイムド 出力用) Tout、タイムド出力要求TMREQ、タイ ムド出力レベルTMLVL、イミディエート出力要求Ⅰ MMREQ、イミディエート出力レベルIMMLVL、 及び、補正の要否ADJがある。

【0088】本発明では、コンペアの各チャネル毎に図 20に示すような処理が行われる。図6で説明したコア ボード40のタイマ48によって、I/Oサンプリング 周期(例えば、100μs)になると、ステップ201 において、出力情報のセットの内、パルス出力処理が行 50 差Td2が生じる理由は、実際のECUでは、イミディ

われる。このパルス出力処理では、ステップ2001に おいて、イミディエート出力要求IMMREQがオン状 態であるか否かが判定され、オンの場合はステップ20 02においてポート出力処理 (IMMLVL) が行われ てからステップ2003に進む。一方、ステップ200 1でイミディエート出力要求 I MMRE Qがオン状態で ない場合はステップ2002を行わずにステップ200 3に進む。

【0089】ステップ2003では、タイムド要求出力 TMREQがオン状態であるか否かが判定され、オン状 態の場合はステップ2004においてコンペア出力予約 処理(Tout/TMLVL)が行われる。一方、ステ ップ2003でタイムド要求出力TMREQがオン状態 でない場合はステップ2004が省略される。次のステ ップ202では、入力情報のセットが行われ、その次の ステップ203ではマザーボード30への割り込み要求 が行われて、このルーチンが終了する。

【0090】マザーボード30側では、コアボード40 からの割り込み要求により、非時間系処理が開始され る。ステップ211では、PCI通信ソフト32によっ てPCI受信処理が行われる。次のステップ212では ENG制御アプリ31内で、パルス出力要求が作成され る。パルス出力要求では、ステップ2011においてイ ミディエート出力要求IMMREQがオールクリアされ ると共に、タイムド出力要求TMREQもオールクリア される。次のステップ2012では、イミディエート出 力があるか否かが判定され、イミディエート出力がある 場合はステップ2013においてイミディエート出力要 求IMMREQのセット、イミディエート出力レベルI 30 MMLVLのセットが行われた後にステップ2014に 進む。ステップ2012においてイミディエート出力が ないと判定された場合は、ステップ2013に進まずに ステップ2014に進む。ステップ2014では、タイ ムド出力があるか否かが判定され、タイムド出力がある 場合はステップ2015においてタイムド出力要求TM REQのセット、タイムド出力レベルTMLVLLのセ ット、及び出力予約時刻Toutが設定されてステップ 212からステップ213に進む。ステップ2014で タイムド出力がないと判定された場合は、ステップ20 15を実行せずにステップ2016に進む。ステップ2 016においては、PCI送信処理が行われ、ステップ 2016においてパルス出力要求をPCIバス39経由 で書き込む処理が行われる。

(11)パルス出力補正方法

コンペア機能を使用したパルス出力要求のうち、イミデ ィエート出力でパルス開始、タイムド出力でパルス終了 のパルス出力 (図18 (a) のパターン2) において、 実際のECUでの出力パルスと、本発明における出力パ ルスでは、図21に示すような差Td2が生じる。この

エート出力要求を行うと即時出力されるのに対して、本 発明ではイミディエート出力要求によって即時に出力さ れないからである。即ち、本発明では、図22(a)に 示すように、マザーボード30でのイミディエート出力 要求がPCIバス39経由でコアボード40に伝達さ れ、その後のコアボード40のサンプリング処理タイミ ングで出力されるため、出力要求から実際の出力までに 遅れ時間Td2が発生するのである。

【0091】この結果、実際のECUの出力パルスと、 本発明の出力パルス共に、タイムド出力要求により、予 10 約時刻で出力されるため、出力タイミングが同一にな る。出力パルスの幅にこのような差が生じると、エンジ ン制御の点火時期は出力パルスのタイミングであるので 問題はないが、燃料の噴射料は出力パルスの幅で決まる ので、燃料噴射量に差が生じて大きな問題となる。

【0092】この差Td2を補正するために、イミディ エート出力でパルス開始、タイムド出力でパルス終了の 要求が出た場合(図20のステップ2012でyes、 ステップ2014でもyesとなり、イミディエート出 力要求IMMREQとタイムド出力要求TMREQの両 20 方がセットされている場合)は、次のような処理を行 う。

(イ) イミディエート出力要求時、即ち、図22(a) のイミディエート出力要求発生時(A)、の現在時刻を ラッチする (Treq)。

(ロ) 出力実行時、即ち図22(a) のイミディエート 出力要求に対する出力を実行時(B)、において、現在 時刻(Tnow)とイミディエート出力要求時の時刻 (Treq) の差(Td2) を、タイムド出力用の予約 時刻に加算する。この時の遅れ時間 T d 2 は以下の式で 30 表される。

[0093]

遅れ時間Td2 = Tnow - Treq このような処理により、図21に示される実際のECU での出力パルスと、本発明における出力パルスにおける 差Td2は、図22(b)に示すように補正され、パル ス幅が同一になる。よって、このパルスはエンジンの燃 料噴射に使用することが可能となる。

【0094】ただし、出力信号の種類により、このよう な補正が必要な場合と、必要でない場合とがある。例え ば、エンジンの制御でいえば、点火信号は、パルス出力 の終了タイミング (点火時期) が重要であるので、補正 は不要である。これに対して、燃料の噴射信号は、パル ス出力のパルス幅で噴射量が決まるので、パルス幅が重 要であり、前述のような補正が必ず必要である。

【0095】図23は、信号の種類に応じてパルスの終 了時点における補正の要、不要を判定した上で補正処理 を行うようにした手順を示すものである。

【0096】コアポード40側では、図6で説明したコ

グ周期になると、ステップ231において、出力情報の セットの内、パルス出力処理が行われる。このパルス出 力処理では、ステップ2301において、補正が必要か 否か、かつ、イミディエート出力要求IMMREQがオ ン状態であるか否か、かつ、タイムド要求出力TMRE Qがオン状態であるか否かが判定され、全てyesの場 合にはステップ2302に進んで前述の補正処理が行わ れる。一方、ステップ2301の判定が全てyesでな い場合は補正処理を行わずにステップ2303に進む。 【0097】ステップ2303においては、イミディエ ート出力要求 I MMREQがオン状態であるか否かが判 定され、オンの場合はステップ2304においてイミデ ィエート出力処理が行われてからステップ2305に進 む。一方、ステップ2303でイミディエート出力要求 IMMREQがオン状態でない場合はステップ2304 を行わずにステップ2305に進む。

【0098】ステップ2305では、タイムド要求出力 TMREQがオン状態であるか否かが判定され、オン状 態の場合はステップ2306においてコンペア出力予約 処理が行われる。一方、ステップ2305でタイムド要 求出力TMREQがオン状態でない場合はステップ23 06が省略される。次のステップ232では、入力情報 のセットが行われ、その次のステップ233ではマザー ボード30への割り込み要求が行われて、このルーチン が終了する。

【0099】マザーボード30側では、コアボード40 からの割り込み要求により、非時間系処理が開始され る。ステップ241では、PCI通信ソフト32によっ てPCI受信処理が行われる。次のステップ242では ENG制御アプリ31内で、パルス出力要求が作成され る。パルス出力要求では、ステップ2401においてイ ミディエート出力要求IMMREQがオールクリアされ ると共に、タイムド出力要求TMREQもオールクリア される。次のステップ2402では、イミディエート出 力があるか否かが判定され、イミディエート出力がある 場合はステップ2403においてイミディエート出力要 求IMMREQのセット、イミディエート出力レベル I MMLVLのセット、及び現在時刻(Treq)のラッ チが行われた後にステップ2404に進む。ステップ2 402においてイミディエート出力がないと判定された 場合は、ステップ2403に進まずにステップ2404 に進む。ステップ2404では、タイムド出力があるか 否かが判定され、タイムド出力がある場合はステップ2 405においてタイムド出力要求TMREQのセット、 タイムド出力レベルTMLVLLのセット、及び出力予 約時刻Toutが設定されてステップ242からステッ プ243に進む。ステップ2404でタイムド出力がな いと判定された場合は、ステップ2405を実行せずに ステップ243に進む。ステップ213においては、P アポード40のタイマ48によって、I/Oサンプリン 50 CI送信処理が行われ、ステップ2406においてパル

ス出力要求をPCIバス39経由でコアボード40に書き込む処理が行われる。

【0100】なお、以上説明した実施例では、本発明のマイコンのロジック開発装置を用いて開発する電子制御 【図10】図9で機器として、電子制御武工ンジンを説明したが、本発明は、その他の電子制御機器用の組込み用マイコンの開発にも有効に適用できる。更に、本発明のマイコンの開発に加えて、新規なマイコンの開発にも有効に適用することができる。更に、本発明のマイコンの開発を置は、マザーボードとは、本発明のマイコンのロジック開発装置は、マザーボードである。「図12】図11に実装する疑似マイコン周辺を用途に応じて増減することができる。「図13】本発明に実装する疑似マイコン周辺を用途に応じて増減することができる。「図14】(a)

[0101]

【発明の効果】以上説明したように、本発明のマイコンのロジック開発装置によれば、ロジックの開発に伴う課題が解消され、CPU機能に対しては新規なロジックや次期ロジックを処理するために必要な処理性能を確保することができ、マイコン周辺リソースに対しては、次期 20システムに合わせたリソースを確保することができて、新規なロジックや次期ロジックを実現することが可能な組込み用マイコンを短時間で開発することが可能となるという効果がある。また、本発明のマイコンのロジック開発装置は、マイコンの開発に当たって繰り返し利用することが可能であるので、開発コストを低減することができるという効果もある。

【図面の簡単な説明】

【図1】本発明の背景となる電子制御式エンジンの制御システムにおけるECUの構成を示すシステム構成図で 30 ある。

【図2】図1のECUのロジックを開発する場合における本発明のマイコンのロジック開発装置の全体構成を示す説明図である。

【図3】本発明のマイコンのロジック開発装置のシステム構成を従来の電子機器制御用のECUの構成と比較して示すブロック構成図である。

【図4】図3のマザーボードとコアボードの内部構成の 一実施例を示すブロック構成図である。

【図5】 (a) は従来のECUにおいて入力数が増えた 40 場合の対応を示すブロック構成図、(b) は(a) に対 応する本発明のECUのブロック構成図である。

【図 6 】本発明のマイコンのロジック開発装置のマザーボードとコアボードのソフト構成を示す構成図である。

【図7】本発明のマイコンのロジック開発装置における 共有メモリを用いたコアボードとマザーボードとの通信 方法の一実施例を示すフローチャートである。

【図8】図7の通信方法を実現するためにコアボードに 設置される共有メモリの構成及び機能を示す説明図である。 【図9】本発明のマイコンのロジック開発装置におけるマザーボードとコアボードの間のデータ通信の同期方法の一実施例を説明するフローチャートである。

26

【図10】図9で説明した通信同期方法のタイミングチャートである。

【図11】本発明のマイコンのロジック開発装置におけるマザーボードとコアボードの間のデータ通信の同期方法の別の実施例を説明するフローチャートである。

【図12】図11で説明した通信同期方法のタイミング チャートである。

【図13】本発明のマイコンのロジック開発装置で用いる通信同期方法におけるフェールセーフを説明するフローチャートである。

【図14】 (a) は本発明のマイコンのロジック開発装置におけるコアボードで検出した割り込みイベントのセットとクリア方法を説明する図、(b) は本発明のマイコンのロジック開発装置における割り込みイベントの制御方法を示すフローチャートである。

【図15】図14で説明した割り込みイベントの制御方法において割り込みイベントに優先度を設定した場合の割り込み手順を示すフローチャートである。

【図16】本発明のマイコンのロジック開発装置におけるPCIバスを用いた通信処理における負荷軽減方法を示すフローチャートである。

【図17】本発明のマイコンのロジック開発装置のマザーボードにおけるタイマを用いた処理方法を説明するフローチャートである。

【図18】本発明のマイコンのロジック開発装置におけるコンペア機能を使用したパルス出力処理方法を示すものであり、(a) は2つのパターンの波形図、(b) はマザーボード内の処理手順を示すフローチャートである。

【図19】(a)は本発明のマイコンのロジック開発装置におけるコンペア機能を使用したパルス出力要求パターンの種類を示す組み合わせ図、(b)はパルス出力要求におけるデータフォーマットを示す図である。

【図20】図19のパルス出力要求方法の詳細を示すフローチャートである。

【図21】本発明のマイコンのロジック開発装置におけるコンペア機能を使用したパルス出力要求におけるバルス出力の補正方法を説明する図である。

【図22】 (a) は本発明のマイコンのロジック開発装置におけるコンペア機能を使用したパルス出力要求におけるバルス出力の補正方法を説明するタイムチャート、

(b) は補正された波形を示す波形図である。

【図23】本発明のマイコンのロジック開発装置におけるコンペア機能を使用したパルス出力要求におけるバルス出力の補正方法の変形例を説明するタイムチャートである。

) 【符号の説明】

-14-


- 1 ... E C U
- 2…組込み用マイコン
- 7…内部タイマ
- 8…割り込みコントローラ
- 9…メモリ
- 10 ··· C P U
- 11…内部バス
- 20…本発明のロジック開発装置
- 28…ECU入力回路
- 29…ECUコネクタ
- 30…マザーボード
- 31…ソフトウエア
- 3 2 … P C I 通信ソフト
- 3 3 ··· C P U
- 34…仮想割り込みコントローラ
- 35…内部タイマ


- 36…PCIバスインタフェース
- 3 7…内部バス
- 38…仮想 I / O レジスタ
- 39…PCUバス
- 40…コアボード
- **41…PCI通信ソフト**
- **42…疑似マイコン装置 (FPGA)**
- 4 3…内部バス
- 3 3 ··· C P U
- 10 44…PCIバスインタフェース
 - 4 5 ··· C P U
 - 46…共有メモリ
 - 4 7…内部メモリ
 - 48…タイマ
 - 50…IFボード

【図1】


27


図2]







【図3】












[図8]




【図9】



【図10】




【図11】



【図12】

図12



【図19】

M


(a)

[単一処理単位の中でのパルス出力要求パターン]

	内	8
パターン1	タイムド出力	コンペア割込みイベント要
パターン2	イミディエート出力 → タイムド出力	コンペア割込みイベント要
パターン3	イミディエート出力	_


(b)

パルス出力要求データフォーマット(コンペア各ch年)									
出力予約時刻	タイムド出力要求	ライムド出力	イミディエート	イミディエート	補正要否				
(タイムド出力用)		レベル	出力要求	出力レベル					
Tout	TMREQ	TMLVL	IMMREO	IMMLVL	ADJ				




【図16】


16




【図20】




[図21]



【図22】



【図23】



フロントページの続き

(72)発明者 柏原 俊浩 兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株式会社内 Fターム(参考) 5B042 GB08 HH01 HH06 5B048 AA14 DD17 FF03

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.